

# EUROPEAN PATENT OFFICE

## Patent Abstracts of Japan

PUBLICATION NUMBER : 54090523  
PUBLICATION DATE : 18-07-79

APPLICATION DATE : 28-12-77  
APPLICATION NUMBER : 52157989

APPLICANT : NEC CORP;

INVENTOR : MIYAMOTO JUNICHIRO;

INT.CL. : H02M 3/155

TITLE : TRANSISTORIZED PROTECTIVE CIRCUIT

ABSTRACT : PURPOSE: To operate a protection from overvoltage and undervoltage to the load, by disconnecting a DC input at an electronic speed at the time of power anomalousness due to a damage of switching transistor and the like in the chopper type power source.

CONSTITUTION: In case of an anomalous voltage being generated at a terminal due to a damage of main transistor in a constant voltage circuit 2 of chopper type, an overvoltage is detected by an overvoltage detecting circuit OVD in an anomalous voltage detecting circuit 3, with this signal fed to a holding circuit 4 through a buffer transistor circuit. The holding circuit 4 holds the anomalous state by a signal from the anomalous voltage detecting circuit 3, and feeds a voltage E3 to a terminal 9 of an input DC switch 1. The switch 1 turns a transistor Q2 OFF by this voltage E3, further turns a transistor Q1 OFF, with a DC voltage E2, fed to the constant voltage circuit 2 of chopper type, disconnected at an electronic speed, thus preventing the load from overvoltage.

COPYRIGHT: (C)1979,JPO&Japio

BEST AVAILABLE COPY

⑬日本国特許庁(JP)

⑭特許出願公開

⑫公開特許公報(A)

昭54—90523

⑮Int. Cl.<sup>2</sup>  
H 02 M 3/155

識別記号 ⑯日本分類  
56 A 41

庁内整理番号 ⑰公開 昭和54年(1979)7月18日  
6957—5H

発明の数 1  
審査請求 未請求

(全 5 頁)

⑱トランジスタ式保護回路

東京都港区芝五丁目33番1号

日本電気株式会社内

⑲特 願 昭52—157989

⑲出 願 人 日本電気株式会社

⑳出 願 昭52(1977)12月28日

東京都港区芝五丁目33番1号

㉑発 明 者 宮本純一郎

㉑代 理 人 弁理士 内原晋

明 細 書

1. 発明の名称

トランジスタ式保護回路

2. 特許請求の範囲

チョッパ式定電圧回路の入力部に設置した入力直流開閉器と、前記定電圧回路の出力部に設置した出力電圧異常検出回路と、該検出回路の出力により異常を保持し、前記入力直流開閉器を制御する回路からなることを特徴とするトランジスタ式保護回路。

3. 発明の詳細な説明

本発明は小・中容量のスイッチングレギュレータの保護方式に属し、特にチョッパタイプのスイッチングレギュレータの保護の改良に関する。

従来ON—ON方式のチョッパタイプの電源には入出力条件により同一アースの入力直流電圧をスイッチングし直接平滑部を通して取り出すも

のとスイッチング部にパルストランスを用い二次側パルスを平滑して取り出すものがある。前者は一般に入出力間の絶縁を必要としないで比較的入出力直流電圧比が小さい条件の時用いられ低コストである。それに比べ後者は入出力間の絶縁が必要な時や入出力直流電圧比が大きい場合に用いられ前者に比べはるかにコストの面では高い。しかるに前者には後者に比べて一つの欠点があり、それはスイッチング部のメインパワートランジスタが破損しコレクターエミッタ間が導通状態になった時に、負荷側のコンデンサは入力電圧まで充電しようとするために、負荷の絶対最大定格電圧をオーバーする危険性を十分に持っていた。それで一般用ユニット電源にはコストの面でははるかに高いが信頼性の点で後者が用いられがちであつた。

本発明の目的は従来困難とされていたチョッパ式電源の、スイッチングトランジスタ破損時の電源異常時やその他の電子的スビードにより直流入力を遮断し、負荷への過電圧保護および不足電圧保護することを特徴としたトランジスタ式保護

回路を提供することにある。

本発明によればチョッパ式定電圧回路の入力部に設置した入力直流閉閉器と、前記定電圧回路の出力部に設置した出力電圧異常検出回路と、該検出回路の出力により異常を保持し、前記入力直流閉閉器を制御する回路とから成ることを特徴とするトランジスタ式保護回路が得られる。

次に本発明の一実施例について図面を参照して説明する。本発明の一実施例は直流電圧保からの直流入力を開閉する入力直流閉閉器1と、閉閉器1を通過した直流電圧から安定した所望の電圧を得るチョッパ式定電圧回路2と、前記チョッパ式定電圧回路2の出力電圧の異常を検出する電圧異常検出回路3と、該検出回路3の出力により異常状態を保持し、その保持出力により前記入力直流閉閉器1を制御するようにした保持回路4を含む。入力直流閉閉器1は直流電圧源（図示せず）からの電圧E<sub>i</sub>が供給されるように端子5、6に接続されている。この入力直流閉閉器1はトランジスタQ<sub>1</sub>、Q<sub>2</sub>および抵抗R<sub>1</sub>～R<sub>4</sub>から構成さ

ズ等で構成される。

まず、閉閉器1は端子5、6に電圧E<sub>i</sub>が加わった状態で、端子9に電圧E<sub>i</sub>が印加されることによりトランジスタQ<sub>1</sub>、Q<sub>2</sub>はONし、それぞれのコレクタ-エミッタ間電圧は飽和電圧値V<sub>cesat</sub>となり端子7と端子8間に電圧E<sub>o</sub>すなわちE<sub>i</sub>-V<sub>cesat</sub>の電圧が現れるように作動し、又端子9に加わっている電圧E<sub>i</sub>をゼロボルトにするとによりトランジスタQ<sub>1</sub>、Q<sub>2</sub>はOFFとなり、端子7と端子8間電圧はゼロボルトとなる。チョッパ式定電圧回路2は第2図にその回路を示すが、通常チョッパ本体が動作するときはトランジスタQ<sub>1</sub>、Q<sub>2</sub>のON状態により、入力側に直流電圧が加わり、端子10と端子11間に任意の直流出力電圧が得られ負荷（図示せず）に供給する。今、チョッパ式定電圧回路2がその内部にあつたといえはメイントランジスタが破損し、端子に電異常電圧を生じた場合、異常電圧検出回路3はその内部にある過電圧検出回路OVDにより過電圧を検出し、この信号をバッファ用トランジ

特開昭54-90523(2)  
れ、トランジスタQ<sub>3</sub>はそのエミッタが端子5に、コレクタが端子7に接続され、更にエミッタとベース間にバイアス抵抗R<sub>5</sub>が接続されている。トランジスタQ<sub>4</sub>はそのエミッタがトランジスタQ<sub>3</sub>のベースにベース電流制御用抵抗R<sub>6</sub>を介して接続され、コレクタが端子8、8に接続され、更にトランジスタQ<sub>4</sub>のコレクタとベース間にベース電流制御用抵抗R<sub>7</sub>が接続されている。更にトランジスタQ<sub>5</sub>のベースはこのトランジスタのベース電流制御用抵抗R<sub>8</sub>を介して端子9に接続されている。チョッパ式定電圧回路2は雑誌「電子展望」1974年8月号（昭和49年8月1日発行）の第63頁図27（スイツチングレギュレータ）等に記載されているとき回路で、たとえば第2図に示されるとおりで、この詳細な説明については省略する。電圧異常検出回路3は過電圧を検出する回路OVDと不足電圧を検出する回路UVDと、バッファ用トランジスタQ<sub>6</sub>とにより構成される。保持回路4は過電圧あるいは不足電圧の時の状態を保持する回路で、フリップフロ

スタ回路を介して保持回路4に供給する。保持回路4は異常電圧検出回路3からの信号により、異常状態を保持し、入力直流閉閉器1の端子9に電圧E<sub>i</sub>を供給する。閉閉器1はこの電圧E<sub>i</sub>によりトランジスタQ<sub>1</sub>をOFFにし、更にトランジスタQ<sub>2</sub>をOFFにせしめ、チョッパ式定電圧回路2に供給する直流電圧E<sub>i</sub>を電子的スピードにより遮断し負荷への過電圧を防止する。

またチョッパ式定電圧回路2の出力が異常電圧となり不足電圧であつた場合も前述と同様に異常電圧検出回路3の不足電圧検出回路UVDにより検出し、この信号をバッファ用トランジスタ回路を介して保持回路4に供給する。保持回路4はこの異常状態を保持し、入力直流閉閉器1の端子9に電圧E<sub>i</sub>を供給する。閉閉器1は前述と同様にチョッパ式定電圧回路2に供給する直流電圧E<sub>i</sub>を電子的スピードにより遮断する。

尚、入力直流閉閉器1は電源の電流容量が大きかつたり、端子5と端子6に加わる直流電圧が高い場合はトランジスタQ<sub>1</sub>をダーリントン形にし

電圧回路、3……異常電圧検出回路、4……保持回路。

代理人 弁理士 内 原 賢

て第1図で示す抵抗 $R_1$ の消費電力を小さくして使用することが望ましい。又トランジスタ $Q_1$ は通常動作時は飽和状態にあり熱損失は發々たるもので安全使用規格内で使用することにより十分な信頼性は確保できると確信する。更に又ユニット電源として多出力電源を取り出す場合には、本発明の回路を使用した自動式チョッパ電源で構成することにより低コスト化が望めるものと確信する。


本発明は以上説明したように今まで困難とされていた入力が同一アース用のチョッパ式電源のバートランジスタの破壊による負荷への悪影響を防止でき信頼性が向上し電源全体の低コスト化が可能となる。

#### 4. 図面の簡単な説明


第1図は本発明の一実施例を示す概略図、第2図は本発明に用いるチョッパ式定電圧回路を示す図である。

1……入力直流開閉器、2……チョッパ式定

第1図



第2図



## 手続補正書(自発)

昭和 53 年 4 月 25 日

特許庁長官 殿

1. 事件の表示 昭和 53 年 特 許 願 第 157989 号
2. 発明の名称 トランジスタ式保護回路
3. 補正をする者

事件との関係

出 願 人

東京都港区芝五丁目3番1号

(423)

日本電気株式会社

代表者 田 中 忠 雄

4. 代理人

東京都港区芝五丁目8-8番1号

日本電気株式会社内

(6591)

弁理士 内 原

電話 東京(03)454-1111(大代表)

## 5. 補正の対象

発明の詳細な説明の欄、図面の簡単な説明の欄および図面

## 6. 補正の内容

(1) 明細書第2頁第8行目に「あり、」とあるのを「ある。」と訂正する。

5

(2) 明細書第2頁第18行目に「他の」とあるのを「他の異常時に」と訂正する。

(3) 明細書第3頁第14行目に「8」とあるのを「3」と訂正する。

10

(4) 明細書第4頁第4行目に「エミッタ」とあるのを「コレクタ」と訂正する。

(5) 明細書第4頁第6行目および第7行目に「コレクタ」とあるのを「エミッタ」と訂正する。

(6) 明細書第4頁第8行目に「電圧制御」とあるのを「バイアス」と訂正する。

15

(7) 明細書第5頁第2行目に「E」とあるのを「B<sub>1</sub>」と訂正する。

(8) 明細書第5頁第16, 17行目に「がその内部

にあつたといえは」とあるのを「の」と訂正する。

(9) 明細書第5頁第18行目に「子に電異常電圧」とあるのを「子10に異常電圧」と訂正する。

(10) 明細書第5頁第18行目、第6頁第10, 11行目および第8頁第1行目に「異常電圧」とあるのを「電圧異常」と訂正する。

(11) 明細書第6頁第1行目、および第12, 13行目に「回路」とあるのを「Q<sub>1</sub>」と訂正する。


(12) 明細書第6頁第19行目に「直流」とあるのを「直流」と訂正する。

(13) 明細書第7頁第17行目に「本考案」とあるのを「本発明」と訂正する。

(14) 明細書添附の図面第1図、第2図を別紙添附の図面第1図第2図に朱書のとおり訂正する。

代理人 弁理士 内 原 晋

第1図



第 2 図

